Basics of Overvoltage protection-수정

Basics of Surge Voltage protection (과전압 보호의 기초)

본 서술에서는 "써지(Surge) 보호"의 기초는 전기. 전자 시스템 엔지니어를 위한 것이다. 모든 시스템이 EMC / EMI Protection 기준을 통과했지만 시스템을 설치하여 작동하는 상황에서 써지(SURGE)가 나타날 수도 있다는 것은 실제 컨덕터에도 적용되는 것이며 이 것은 전자, 전기 시스템에서 중요한 것이다. 써지(SURGE) 보호에 대한 방지 장치에는 본 기기가 의도한 응용목적에 실질적인 도움이 될 수도 있고 그렇지 않을 수도 있는 소자들이 포함되어 있다. 그렇기 때문에 결합형태의 보호용 회로가 종종 사용된다.

특히 지난 여러 해 동안 전자, 전기 시스템을 설치할 때 이러한 시스템의 사용자와 보증인들에게서 써지, 과전류 방지회로의 사용 수요가 크게 증가했다. 이 이유는 디바이스와 시스템에서 써지에 의한 손해의 빈도가 높아졌기 때문인데 이것은 계속해서 기기가 발전해 감에 따라 더욱더 중요 하다.

시장의 이러한 수요에 부응하여 다양한 회사들이 지난 7~10년 동안 계속적으로 이 연구에 참여해 왔으며 그 결과 써지 방지 장치를 생산하는 생산라인이 형성되었다. 그러나 생산라인은 모든 수용들 즉, 10/350us 펄스를 처리하는 현재 전류 기술 상태에 맞추어 과전류 방지 회로를 만드는 것으로부터 각기 다르게 전압을 분배할 수 있게 하여 주 필터에 전력을 공급하는 장치를 보호하는 써지 방지 회로를 만드는 것에 충족시키기에는 역부족이다. 또한 생산라인에서 적절한 방지 회로는 모든 종류의 회로(즉 전력 공급기, 측정기, 개.폐회로 조정 기술, 전기적 데이터 처리의 통신 라인, 유.무선통신 라인 등)를 제공할 수 있어야 한다.

다양한 회로에 간단하고 조급하게 방지회로를 설치한다면 그 회로의 설치가 완벽하게 될 때까지 원하는 성능을 내줄 수 없기 때문에 최적의 써지 보호를 해주지 못할 것이다.

　Potential equalization　(잠재적 가능성)

방지 회로의 적절한 동작을 위한 필요 조건은 써지를 발생시킬 수 있는 잠재적 전압을 따른 길을 통해 접지 시켜서 전류를 방전하는 것이다. 이러한 이유 때문에 표준에 따라 회로를 만드는 것이 매우 중요하다. 회로를 만들 때에는 서로 통신을 해야 하는 전자, 전기 시스템 사이의 라인 간격을 가능한 짧게 만들어야 한다.

페러데이 법칙에 따라 인덕턴스가 커지면 과도전류가 매우 높은 전압을 발생시킬 수 있기 때문에

u=L x di / dt

인덕턴스(이것은 주로 선의 길이에 따른 것이지만 선의 교차에도 약간은 영향을 받는다.)를 가능한 작게 만드는 것이 중요하다. 반면에, 여러 개의 선을 병렬로 연결하게 되면 써지의 잠재 가능성이 있는 시스템의 전체 인덕턴스를 상당히 줄여준다. 이론적으로 이 두 성질은 같은 금속판에 만들어지는 회로를 포함하여 모든 디바이스와 시스템의 설계에 솔루션을 제공한다. 금속판에 있어서 이러한 기본 개념을 도입하여 현재 존재하는 시스템을 갱신하여 라인을 설계하고 있으며 이것은 선형, 혹은 스타, 메쉬 형태의 회로를 형성한다. 새로운 시스템을 계획할 때는 메쉬 형태의 회로만을 사용해야 한다.

Inclusion of electrically active lines in potential equalization (써지 잠재 회로에 전기적인 활성 라인 첨가)

과도전압 혹은 과도전류라는 용어는 수 마이크로 초나 나노 초 동안의 시간 동안 존재하는 것임을 의미한다.

써지 방지의 기본 원리는 과도적 써지가 존재하는 매우 짧은 순간 동안 전기적으로 전도력이 있는 부분에 접지 시켜야 한다는 것이다. 이 전도 부분은 또한 회로에 능동적 전도체를 포함하고 있으면 회로의 소자들은 us 범위 이상의 반응 속도를 지녀야 하고 정전기 방전을 이용해야 하는 경우에는 ns 단위가지도 속도를 내야 한다. 이 소자들은 또한 수십 kA 까지의 매우 많은 전류를 방전 시킬 수 있어야 하며 순간 방전으로는 10/350us 펄스동안 50kA까지 방전해야 한다. 써지 방지 회로에서 써지는 짧은 순간에 형성되며 어떤 경우에는 보유 가능한 전압에 비해 수십만 V 까지도 차이가 날 수 있다. 보호해야 하는 회로 내의 전도력을 가지고 있는 부분은 모두 거의 혹은 완전히 같은 전위를 가지고 있기 때문에 전위의 차이가 있어서는 안 된다는 것은 매우 중요하다.

Design and mode of operation of arresters (방지 회로의 설계와 방식)

써지 방지 회로 소자에서의 차이는 하드 반응(Hard resoibse)을 보이는 것과 소프트 반응(soft response)을 보이는 것 사이에서 나타난다. 하드반응을 보이는 방전 소자로는 가스 충전 써지 방지회로(Gas Arresters)와 공중에 스파크 갭을 하여 방전 시키는 것이 있는데 이것은 Arc-Chopping 기술을 바탕으로 같은 스파크 갭 작용과 동축 케이블의 클리핑 스파크 갭 작용을 한다. 소프트 반응의 특성을 갖는 소자에는 바리스터 다이오드와 억제 다이오드가 있다. 이 모든 소자들은 방전 능력, 반응 전압, 잔여 전압 등이 다르다. 각 소자들은 모두 장.단점이 있기 때문에 장점이 돋보이고 단점을 제거되도록 각기 특별한 보호 회로에 조합된다.

과도 전류와 부분적 과도 전류를 방전 시키기 위해서는, 특히 전도성 방지 회로가 사용된다. 국제적 표준인 IEC 1024-1 "Application Guide A"에 따르면 과도 전류는 도면 1에 나타나 있는 것과 같이 보통 10/350us 정도의 크기를 갖는 펄스다음에 나타난다. 여기서는 매우 긴 주기와 높은 에너지를 갖는 펄스를 고려한다. 이러한 류의 과도 전류를 방지 회로를 통해 접지 시스템으로 방전 시키려면 hom스파크 갭을 사용하고 Arc-Chopping 기술을 이용하여 피닉스 FLASHTRAB(도면 2)처럼 과도 전류 방지 회로를 구성하는 것이 좋다. 이러한 방법에서만 앞서 언급한　 10/350us 펄스 내에 50kA이상의 전류를 방전 시키고 동시에 평균 전압인 400V까지 자동적으로 다시 세팅하는 것이 가능하다. 또한 방지 회로는 퓨즈가 합선되어 4kA 이상의 전류가 흐르는 경우에도 평균 전류인 125A정도로 동작하도록 막아주어야 한다.

이 파라미터들을 조합하면 보호해야 할 디바이스와 시스템의 효용성을 최대로 할 수 있으며 이것은 단순히 방대한 전류처리 이상을 나타낸다. 반면에 펄스의 형태는 결정적인 역할을 하며 이것은 다음에서 나타난다. 예를 들어 앞에서 언급한 hom 스파크 갭은 100kA 이상의 전류를 전송할 수 있지만 짧은 펄스(8/80us)에서는 그 정도까지 처리할 수 없다. 도면 1의 펄스는 1992년 10월까지 과도 전류 방지 회로 개발에서 기본적으로 사용되던 펄스 전류이다. 과도 전류 방지 회로의 높은 방전력은 2.5kV에서 3.5kV까지의 높은 잔류 전압을 남긴다는 단점도 가지고 있다. 그러므로 과도 전류 방지 회로는 전체 시스템에서 다른 방지 회로와 함께 사용되어야 한다.

데이터 처리 회로와 측정용, 컨트롤용 회로에서 높은 전류를 방전할 수 있도록 하기위해서는 가스 방지 회로가 사용된다. 이것의 일반적인 버전에서 가스 방지 회로는 시험 펄스 8/20us 에서 10kA의 전류를 방전할 수 있다. 이 시험 전류는 도면 3에 표시하였다. 연결된 선은 비교적 작은 교차 부분을 가지고 있고 자주 과도 전류가 발생하는 것이 아니기 때문에 여기서는 이보다 더 큰 전류에 대해서는 언급하지 않는다.

가스 방지 회로는 수 ns 정도로 반응하고 이미 30년 전부터 원격 통신 분야에서 사용되었지만 장점만 지닌 것은 아니다. 단점의 한 예로 일정치 않은 점화 시간을 들 수 있다. 시간이 지나면서 전이가 일어나면 (e.g., du/dt 100V/s) 보호 레벨을 가스 방지 호로의 평균 전압보다 10배 정도 더 높은 상태가 된다. 또 하나의 단점은 12V 이상의 전압과 100mA 이상의 전류에서는 네트워크의 전류가 상위 퓨즈의 동작에 의해서만 고쳐질 수 있도록 된다 . 그러나 이렇게 되면 회로가 중단된다.

바리스타는 그 작용에 중점을 맞추어 본다면 직렬 혹은 병렬로 연결된 많은 양의 양방향 오퍼레이팅 다이오드와 부합하며 전압에 영향을 받는 저항처럼 행동한다. 공급된 전압이 정격 전압보다 증가하면 바리스터는 도체가 되고 전압이 정격 전압 이하로 떨어지면 다시 절연된다. 이러한 방법으로 전압 제한 역할을 충실히 수행하게 되면 바리스터는 ns 범위에서 매우 빠르게 동작한다.

전력 공급용으로 쓰이는 일반적인 바리스터는 8/20us 펄스 에서 40kA 정도의 방전을 제한하므로 전력 공급에서 차세대의 방지 회로로 적당하지만 과도 전류 방지 회로에서 적당하지 않다. IEC 1024-1에서 10/350us 의 경우 처리되는 전류가 8/20us 에서 처리되는 전류보다 200배나 크기 때문이다.

　　　 Q(10/350)us = 200×Q(8/20)us

이 방정식을 보면 방전 전류의 크기뿐만 아니라 펄스의 모양도 중요한 영향을 미친다는 것이 분명해진다.

여기에 덧붙여야 하는 더욱 중요한 단점은 바리스터의 수명과 비교적 큰 정전용량 이다. 여기서 수명은 바리스터 내의 다이오드 소자의 파괴를 의미한다. 만일 과부하가 걸려 pn 트랜지스터가 합선되면 바리스터는 부하의 주파수에 따라 누설전류를 흘리기 시작하고 이것은 민감한 측정 회로에 엉뚱한 값을 나타내며(특히 회로의 평균 전압이 높을 때) 심하게 회로를 달구게 된다.

여러 경우에 바리스타는 큰 정전용량 때문에 고주파의 정보 전송용으로는 사용되지 않는다. 선의 인덕턴스 때문에 이러한 정전용량은 low pass filter를 형성하고 이것은 다시 심각하게 신호를 왜곡시킨다. 그러나 약 30kHz 이상의 주파수에 대해서 이러한 왜곡은 거의 무의미 한다.

서프레서 다이오드는 잔류 전압을 매우 단단히 제한하고 매우 빠르게 반응한다는 장점을 가지고 있다. 이것의 반응 시간은 거의 Pico초 단위로 나타난다. 써지 보호에서 서프레서 다이오드의 단점은 에너지 흡수 능력이 낮다는 것이다. 서프레서 다이오드의 단점은 에너지 흡수 능력이 낮다는 것이다. 서프레서 다이오드를 60V 이상의 평균 전압에서 사용하는 것은 특별한 경우뿐이고 평균 전압 230V과 110V 에서 서프레서 다이오드는 전혀 사용되지 않는다. 여기서 방전 능력은 8/20us 펄스에서 수십A 밖에는 되지 않는다. 이 범위를 초과하면 서프레서 다이오드는 합선되며 이렇게 되면 퓨즈와 회로의 동작은 멈추게 된다. 가스 충전식 써지 방지 회로의 소자와 바리스터, 서프레서 다이오드를 도면 4에 나타내었다. 각각의 보호 소자를 지니고 있거나 기술적인 장치에서 하우징 하여 집적된 보호 회로가 여러 개 있는 모듈을 모두 방지 회로라고 한다.

도면 1. 과전류 방지 회로에서 서지 전류 시험 펄스

도면 2. 피닉스 FLASHTRAB


도면 3. 서지 전류 펄스-8/20us	도면 4. 써지 방지 회로 소자

Arrested installation in accordance with an overvoltage protection concept (써지 보호 개념에 따른 방지 장치의 설치)

거의 모든 경우에 적어도 써지보호는 최소한 두 단계 이상으로 설계해야 한다. 각 하나의 단계만으로 이루어진 방지 회로는 다른 위치에 설치되지만 여러 단계를 갖는 회로는 하나의 방지 회로 안에 존재할 수 있다. 효과적인 써지 보호 개념을 개발하기 위해 보호해야 하는 범위를 (1)과 (2)에 소개한 것처럼 각기 다른 EMC영역으로 나눈다. 이렇한 보호 영역은 과전류 방지 영역으로 0, 써지 방지 영역으로 1에서 3, 방해 전압 보호 영역으로 그 윗 단계를 배치 한다.

EMC 보호 영역 0에서 3이고 전력의 소스 터미널 때문에 발생하는 영향을 막기 위해 설계된 것이지만 상위 단계의 EMC보호 영역은 데이터의 변조와 손실을 막기 위한 것이며 보호 영역의 상위 단계로 올라 갈수록 영향을 주는 에너지와 전압의 레벨이 낮아진다. 보호해야 할 전자, 전기 시스템에는 도면 5와 같이 효율적인 보호 회로가 설치된다. 이러한 종류의 보호 회로는 하나의 전자 시스템에 사용될 수도 있고 여러 개의 시스템이 있는 방에 사용될 수도 있으며 건물 전체에 사용될 수도 있다. 보호 회로를 통과하는 모든 선은 실제로 스크리닝 테스트로 형성 되며 써지 방지 장치 회로의 말단에 연결된다.

방지 회로 선택은 각 회로의 파라미터에 따라 결정되며 따라서 방지 회로의 정격 전압은 이 회로에 설치된 모든 소자의 유전체의 길이에 따라 결정되는 평균전압과 잔류 전압에 기초한다. 유전체 길이는 도면6에 나타낸 것처럼 1.2/50us 펄스로 시험한다. 병열, 즉 실제 도전체와 접지로 연결된 방지 회로에서는 평균 전류를 관찰해야 할 필요가 없다. 왜냐하면 전류는 보통 방지 회로를 통해 흐르지 않기 때문이다. 접지 회로 인터럽트과 그것의 실제적인 적용간의 상호 작용에 대한 예시 회로를 도면 7a+b에 나타내었다.

직렬로 회로에 연결된 방지 회로의 경우에는 평균전류를 측정한다. 왜냐하면 높은 비율로 데이터를 전송하는 회로에서는 방지 회로에서의 감폭이 결정적 역할을 하기 때문이다. 데이터 전송 라인에 특별히 고안된 방지 회로에는 제조자가 미리부터 전송 주파수를 고려해서 제조해야 한다. 최적의 써지 보호 개념은 전자, 전기 시스템과 그 구조를 미리 조정하는 것이다. 특히 위상(phase)을 설계할 때는 써지 보호 개념은 전자, 전기 시스템과 그 구조를 미리 조정하는 것이다. 특히 위상(phase) 을 설계할 때는 써지 보호 개념에 대해서 EMC의 기본 원리를 숙지하면 상당한 비용을 절감 할수 있고 효율성을 극대화 시킬 수 있다. 이러한 위상(phase)에서 스크리닝을 위한 메쉬 타입의 방지 회로 시스템의 기본과 전자, 전기 시스템의 라우팅 라인은 특별하게 처리해야 한다. 그러면 회로의 파라미터에 알맞게 방지 회로를 선택하여 적당하고 쉽게 설치할 수 있을 것이다.

써지 보호 개념이 그 애플리케이션에 아무리 적당하다 해도 이것은 표준에 따라 전문적으로 설치를 했을 때에만 성공적으로 작동한다는 것을 명심해야 한다.


도면 5. 효과적인 보호 회로	도면 6. 과도 전압 펄스-1.2/50us

도면 7a. FI-프로텍션을 갖춘 피닉스 VALVETRAB의 스위칭	도면 7b. FI-프로텍션을 갖춘 VALVETRAB